Um die durch Hardwarekosten begrenzten Möglichkeiten einer hochauflösenden CMOS-Weltraumkamera für Kleinsatelliten und die begrenzten Datenspeicherressourcen zu adressieren, wurde ein Implementierungskonzept für den JPEG-LS Bildkompressionsalgorithmus auf Basis eines FPGA (Field Programmable Gate Array) vorgeschlagen. Durch einen parallelen Gruppierungsmodus wurde ein Multi-Core Echtzeit-Kompressionsbildsystem auf einem einzelnen FPGA aufgebaut. Das FPGA empfängt mehrkanalige Hochgeschwindigkeits-Bilddaten vom CMOS-Detektor, implementiert den JPEG-LS Bildkompressionsalgorithmus mit einer elfstufigen Pipeline, berechnet dessen Kodierungsparameter und optimiert den Kontextaktualisierungsteil zur Verkürzung des kritischen Pfades. Schließlich werden die mehrkanaligen Hochgeschwindigkeits-Bilddaten des CMOS-Detektors parallel durch mehrere JPEG-LS Kompressionskerne gruppenweise komprimiert. Die Versuchsergebnisse zeigen, dass der verbesserte JPEG-LS Kern mit einer maximalen Frequenz von 46 MHz arbeitet, bei Kompressionsparameter near=1 das System nahezu verlustfrei komprimiert mit einem Kompressionsverhältnis von über 4, und das Peak-Signal-Rausch-Verhältnis des dekomprimierten Bildes etwa 50 dB beträgt, was die Anforderungen an Kompressionsrate und Bildqualität der Fernerkundungsbilder grundsätzlich erfüllt. Diese Arbeit dient als Referenz für das Design von hochauflösenden Weltraum-CMOS-Kameras mit Bildkompressionsfunktion.

Bildkompression; CMOS-Detektor; FPGA; Pipeline-Design; Multi-Core Kompressionsbild