Face aux contraintes de coût matériel des caméras spatiales CMOS haute résolution pour petits satellites et aux ressources de stockage de données limitées, cet article propose une solution de mise en œuvre entièrement pipeline de l’algorithme de compression d’image JPEG-LS basée sur FPGA (matrice de portes logiques programmables sur le terrain). Grâce à un mode de regroupement parallèle, un système de compression d’imagerie temps réel multicœur a été construit sur un seul FPGA. Premièrement, le FPGA reçoit les données d’image multi-canaux à grande vitesse provenant du détecteur CMOS ; deuxièmement, une pipeline en onze étapes implémente l'algorithme de compression JPEG-LS avec optimisation de la structure du calcul des paramètres de codage et de la mise à jour du contexte pour raccourcir le chemin critique ; enfin, plusieurs cœurs de compression JPEG-LS réalisent une compression parallèle par groupe des données d’image multi-canaux à grande vitesse issues du détecteur CMOS. Les résultats expérimentaux montrent que la fréquence maximale de fonctionnement du cœur JPEG-LS amélioré est de 46 MHz ; lorsque le paramètre near est égal à 1, le taux de compression sans perte est supérieur à 4 et le rapport signal sur bruit des images décompressées est d’environ 50 dB. Ceci répond globalement aux exigences de vitesse et de qualité de compression des images de télédétection et fournit une référence pour la conception de caméras spatiales CMOS haute résolution avec fonction de compression d’image.

Algorithme de compression d’image JPEG-LS;Détecteur CMOS;FPGA (matrice de portes logiques programmables sur le terrain);Conception pipeline;Système d’imagerie multicœur compressé