Pour répondre aux besoins de détection à grand champ des grands télescopes optiques terrestres, un capteur d'image sCMOS rétro-éclairé personnalisable à résolution de 16,8 millions a été développé, et un circuit d'imagerie de caméra a été conçu. L'étude a porté sur la conception matérielle, la conception des modules fonctionnels, la conception du flux de données, la synthèse à haute dynamique, l'enregistrement des informations de temps d'exposition et la conception de fonctionnement synchronisé du circuit. Le circuit d'imagerie utilise une puce FPGA comme processeur central, avec une conception modulaire et à haute intégration. Le tampon de données utilise 4 puces DDR parallèles, avec un taux de lecture/écriture maximal de 102,4 Gb/s. Un interface de communication optique personnalisée à 5 Gb/s a été conçue grâce à un transceiver GTX haute vitesse, réalisant les fonctions de contrôle de la caméra et de transmission d'image. Le flux de données interne FPGA utilise le protocole de bus AXI-Full, assurant des performances élevées, une large bande passante et une architecture d'interconnexion flexible. Une fonction de synthèse d'images dynamiques élevée a été conçue dans la puce FPGA, générant en temps réel des images synthétisées de haute profondeur de bits. En recevant les informations de temps et d'attitude et en les subdivisant, l'enregistrement des informations sur le moment d'exposition des images est réalisé, avec une résolution temporelle de 1 μs. Après test, le système a réalisé une imagerie pleine trame de 16,8 millions de résolutions à 4 images/s. Par synthèse dynamique des images, la plage dynamique a été améliorée à 95,52 dB, répondant aux exigences du système du détecteur.

Caméra grand champ; synthèse dynamique élevée; informations sur le temps d'exposition; communication optique