Pour répondre aux contraintes de coût matériel des caméras CMOS spatiales haute résolution pour petits satellites et aux limitations des ressources de stockage de données, une solution de mise en œuvre de l'algorithme de compression d'image JPEG-LS basée sur un FPGA (Field Programmable Gate Array) a été proposée. Par un mode de regroupement parallèle, un système d'imagerie compressé multicœur en temps réel a été construit sur une seule puce FPGA. Le FPGA reçoit les données d'image multi-canaux à haute vitesse issues du détecteur CMOS, implémente l'algorithme de compression JPEG-LS avec une pipeline de 11 niveaux, calcule les paramètres d'encodage et optimise la partie mise à jour du contexte pour raccourcir le chemin critique. Enfin, les données d'image haute vitesse multi-canaux issues du détecteur CMOS sont parallèlement compressées par plusieurs cœurs JPEG-LS. Les résultats expérimentaux montrent que le cœur JPEG-LS amélioré fonctionne à une fréquence maximale de 46 MHz ; avec le paramètre de compression near fixé à 1, le système réalise une compression quasi sans perte avec un taux de compression supérieur à 4, et le rapport signal sur bruit du pic pour les images décompressées est d'environ 50 dB, satisfaisant globalement les besoins en débit et qualité de compression d'images de télédétection. Cet article fournit une référence pour la conception de caméras CMOS spatiales haute résolution intégrant une fonction de compression d'image.

compression d'images; détecteur CMOS; FPGA; conception pipeline; imagerie compressée multicœur