畳み込みニューラルネットワークに基づく物体検出アルゴリズムは急速に発展しており、計算複雑度の増加に伴い、デバイスの性能および消費電力の要求が高まっています。物体検出アルゴリズムを組み込み機器に展開できるように、本論文ではソフトウェアとハードウェアの協調設計手法を採用し、FPGAを用いてアルゴリズムのハードウェアアクセラレーションを行い、ZYNQプラットフォーム上のYolo v3-SPP物体検出システムを提案します。本システムをXCZU15EGチップに実装し、システムの消費電力、ハードウェア資源、性能を分析しました。まず、展開対象のネットワークモデルを最適化し、Pascal VOC 2007データセットで学習を行い、最後にVitis AIツールを使用して学習済みモデルの量子化およびコンパイルを行い、ZYNQ向けに展開可能にしました。最適な構成案を選択するために、各構成がハードウェア資源やシステム性能に与える影響を調査し、システムを消費電力（W）、検出速度（FPS）、各クラスの平均平均精度（mAP）、出力誤差の観点から分析しました。結果は、300 Mのクロック周波数、入力画像サイズ(416, 416)にて、Yolo V3-SPPおよびYolo V3-Tinyネットワーク構造の検出速度がそれぞれ38.44 FPSおよび177 FPS、mAPがそれぞれ80.35％および68.55％、オンチップの消費電力が21.583 W、ボード全体の消費電力が23.02 Wであることを示しています。これは、組み込み機器へのニューラルネットワークモデル展開における低消費電力、リアルタイム性、高い検出精度の要件を満たしています。

物体検出;ハードウェアアクセラレーション;Zynq;Yolo v3-SPP;Yolo v3-Tiny