제로 모드 도파관 조명 시스템의 비용을 낮추고 크기를 축소하기 위해 회절 격자, 광 도파관 및 제로 모드 도파관의 온칩 통합을 설계 및 완성하였으며, 통합 칩의 마이크로·나노 구조와 성능을 검증하였다. 통합 칩에 대해 시변 유한차분법을 사용하여 시뮬레이션 설계를 수행하였으며, 마이크로·나노 가공 기술을 바탕으로 온칩 회절 격자, 광 도파관 및 제로 모드 도파관 배열 구조를 제작하고 미세 구조를 특성화하였으며, 형광 미세구를 이용해 칩의 성능을 검증하였다. 형광 미세구 테스트를 통해 제작된 통합 칩은 형광 미세구를 효과적으로 여기할 수 있음을 확인하였고, 미세 구조 특성화 결과 회절 격자의 주기는 (352.8±2.6) nm, 치폭은 (155.3±2.4) nm, 에칭 깊이는 (67.8±3.5) nm였으며, 광 도파관 심의 폭은 (504.05±10.35) nm, 높이는 (184.9±8.9) nm, 제로 모드 도파관의 직경은 (200.2±6.4) nm, 깊이는 (301.3±7.6) nm로 설계 요구 사항을 충족하였다. 칩 크기는 22 mm × 22 mm이며, 최소 선폭은 155 nm이다. 8개의 회절 격자, 약 1000개의 광 도파관, 수십만 개의 제로 모드 도파관 배열 구조의 온칩 통합을 통해 제로 모드 도파관 조명을 위한 컴팩트하고 효과적인 솔루션을 제공한다.

집적 광학;광도파관;회절 격자;제로 모드 도파관 배열