지상 대형 광학 망원경의 넓은 시야 탐지 요구를 충족하기 위해 1,680만 해상도의 백사양 조립형 sCMOS 이미지 센서를 맞춤 제작하였으며, 카메라 이미징 회로를 설계하였다. 회로 설계의 하드웨어 설계, 기능 모듈 설계, 데이터 흐름 설계, 고동적 합성, 노출 시각 정보 기록 및 동기 동작 설계 등을 연구하였다. 이미징 회로는 FPGA 칩을 핵심 프로세서로 선택하였으며, 모듈화 및 고집적 설계를 채택하였다. 데이터 버퍼링은 최대 데이터 읽기/쓰기 속도 102.4 Gb/s인 4개의 병렬 DDR 칩을 사용하였다. GTX 고속 트랜시버를 통해 5 Gb/s 통신 속도의 맞춤형 광통신 인터페이스를 설계하여 카메라 제어 및 영상 전송 기능을 구현하였다. FPGA 내부 데이터 흐름은 AXI-Full 버스 프로토콜을 사용하여 고성능, 고대역폭 및 유연한 인터커넥트 아키텍처를 실현하였다. FPGA 내에 고동적 영상 합성 기능을 설계하여 실시간으로 고비트 합성 영상을 생성하였다. 수신된 시간 및 자세 정보를 세분화하여 영상 노출 시각 정보를 기록하였으며, 시간 해상도는 1μs이다. 테스트 결과 본 시스템은 1,680만 해상도의 풀프레임 4 fps 영상을 실현하였다. 고동적 영상 합성을 통해 다이내믹 레인지는 95.52 dB로 향상되어 검출기 시스템의 응용 요구를 충족하였다.

대형 화면 카메라; 고동적 합성; 노출 시각 정보; 광통신