O algoritmo de detecção de objetos baseado em redes neurais convolucionais tem se desenvolvido rapidamente. Com o aumento da complexidade computacional, os requisitos de desempenho e consumo de energia dos dispositivos estão cada vez mais elevados. Para que o algoritmo de detecção de objetos possa ser implementado em dispositivos embarcados, este artigo adota um método de design colaborativo entre hardware e software, utilizando FPGA para acelerar o hardware do algoritmo, e propõe um sistema de detecção de objetos Yolo v3-SPP na plataforma ZYNQ. O sistema foi implementado no chip XCZU15EG e analisou-se o consumo de energia, os recursos de hardware e o desempenho do sistema. Primeiramente, o modelo de rede a ser implementado foi otimizado e treinado no conjunto de dados Pascal VOC 2007, e finalmente o modelo treinado foi quantizado e compilado usando as ferramentas Vitis AI para adequação à implantação na plataforma ZYNQ. Para selecionar a melhor configuração, investigou-se o impacto de cada configuração nos recursos de hardware e no desempenho do sistema, analisando-se o sistema em termos de consumo de energia (W), velocidade de detecção (FPS), média de precisão média por categoria (mAP) e erros de saída. Os resultados mostram que, na frequência de clock de 300 M e com tamanho de imagem de entrada (416, 416), as velocidades de detecção para as arquiteturas de rede Yolo V3-SPP e Yolo V3-Tiny são 38,44 FPS e 177 FPS, respectivamente, os mAP são 80,35% e 68,55%, o consumo de energia do chip na placa é 21,583 W, e o consumo total da placa é 23,02 W. Isso atende aos requisitos de baixo consumo, tempo real e alta precisão para a implantação de modelos de redes neurais em dispositivos embarcados.

Detecção de objetos;Aceleração de hardware;Zynq;Yolo v3-SPP;Yolo v3-Tiny