Diante dos problemas de custo limitado de hardware da câmera CMOS espacial de alta resolução para pequenos satélites e recursos restritos de armazenamento de dados, foi proposta uma solução de implementação do algoritmo de compressão de imagens JPEG-LS baseada em Field Programmable Gate Array (FPGA). Por meio de um modo de agrupamento paralelo, foi construído um sistema de imagem comprimida multinúcleo em tempo real em um único FPGA. O FPGA recebe dados de imagem de alta velocidade multicanais do detector CMOS, utiliza um pipeline de onze estágios para implementar o algoritmo de compressão JPEG-LS, calcula seus parâmetros de codificação e otimiza a parte de atualização de contexto para encurtar o caminho crítico. Por fim, vários núcleos de compressão JPEG-LS comprimem em paralelo os dados de imagem de alta velocidade multicanais do detector CMOS por grupos. Os resultados experimentais mostram que, no sistema atual, o núcleo de compressão de imagens JPEG-LS aprimorado opera na frequência máxima de 46 MHz, e quando o parâmetro near da compressão é 1, o sistema é aproximadamente uma compressão sem perdas, com taxa de compressão superior a 4, e a relação sinal-ruído de pico da imagem descomprimida é de cerca de 50 dB, atendendo basicamente às demandas de taxa e qualidade de compressão de imagens de sensoriamento remoto. Este artigo fornece uma referência para o projeto de câmeras CMOS espaciais de alta resolução com funcionalidade de compressão de imagens.

compressão de imagem; detector CMOS; Field Programmable Gate Array; design de pipeline; compressão de imagem multinúcleo