Para lidar com as limitações de custo de hardware da câmera CMOS espacial de alta resolução para pequenos satélites e a escassez de recursos de armazenamento de dados, foi proposta uma solução de implementação do algoritmo de compressão de imagens JPEG-LS baseada em FPGA (Field Programmable Gate Array). Por meio de um modo de agrupamento paralelo, foi construído um sistema de imageamento compressivo multinúcleo em tempo real em um único FPGA. O FPGA recebe dados de imagem de alta velocidade multicanal do detector CMOS, implementa o algoritmo de compressão JPEG-LS com uma pipeline de onze estágios, calcula seus parâmetros de codificação e otimiza a atualização do contexto para encurtar o caminho crítico. Por fim, os dados de imagem multicanal de alta velocidade do detector CMOS são comprimidos em paralelo por vários núcleos JPEG-LS. Os resultados experimentais mostram que o núcleo JPEG-LS melhorado opera com frequência máxima de 46 MHz; com o parâmetro near igual a 1, o sistema realiza compressão quase sem perdas e com taxa de compressão superior a 4, e a relação sinal-ruído de pico da imagem descompactada é cerca de 50 dB, atendendo basicamente às demandas de taxa e qualidade de compressão de imagens de sensoriamento remoto. Este artigo fornece uma referência para o projeto de câmeras CMOS espaciais de alta resolução com funcionalidade de compressão de imagem.

compressão de imagens; detector CMOS; FPGA; design de pipeline; imageamento compressivo multinúcleo