

# 动态程序控制逻辑门电路设计

王世昌 王澎

动态程序控制逻辑门是根据两个动态控制变量的状态，来产生两个逻辑变量的 OR、NOR、AND、NAND、XOR和XNOR功能，它的实现将对复杂的数字网络的设计给予很大的帮助。

## 一、基本原理

图 1 给出两个独立的变量  $A$  和  $B$  逻辑功能框图表示，在给定时间内，函数的恒等由两个控制变量  $C$  和  $D$  决定。




图 1 程序控制逻辑门原理图

方程逻辑是一个数据结构，即根据一个联立逻辑方程的等效系统检验一个用任意布尔函数来表示的解。因此，假如方程  $f(a, b, \dots, n) = 1$ ，则检验函数  $f(a, b, \dots, n)$  表示的解，也可以用下面的系统形式来表示：

$$g_1 = h_1$$

$$g_2 = h_2$$

⋮

$$g_r = h_r$$

这里  $r \geq 1$ ，并且  $g_i$  和  $h_i$  ( $i = 1, 2, \dots, r$ ) 是变量  $a, b, \dots, n$  的逻辑表达式。

方程逻辑的重要优点是在表达方式上用  $g_i$  和  $h_i$  比  $f(a, b, \dots, n)$  要简单得多，例如 Jevens 先生的典型论文中，如下方程是这样讨论的：

$$g(a, b, c, d, e, f) = \Sigma m(2, 20, 21, 23, 24, 34, 52, 53, 55, 58, 60, 61, 63) \quad (1)$$

经化简，这个方程变为

$$\begin{aligned} g(a, b, c, d, e, f) &= abdf + abd\bar{e} + b\bar{c}df \\ &\quad + b\bar{c}d\bar{e} + \bar{b}c\bar{d}e\bar{f} + abc\bar{d}e\bar{f} \end{aligned} \quad (2)$$

令方程 (2) 的  $g = 1$ ，则得到方程 (2) 的解：

$$\begin{aligned} a &= a + c \\ b &= c + d \\ d &= \bar{e} + f \end{aligned} \quad (3)$$

在元件和线路连接的意义，方程 (3) 的物理实现比 (2) 要高于三倍以上的效力。式 (3) 的实现见图 2。

这里 “ $\equiv$ ” 为比较器，这个电路由 12 个门组成，而方程 (2) 的实现则需要较多的门来完成该

函数功能。

方程逻辑的基本元件是逻辑门，它的作用是当方程  $f = 1$  时，比较变量表达式  $g_i$  和  $h_i$  是否满足  $f \doteq 1$ 。在电路实现上，要求比较门是能够实现  $XNOR$  功能的逻辑门，即  $(a : b) = ab + \overline{a}\overline{b}$ ，这个逻辑门可简单地由三个晶体管组合而成。

方程逻辑方法的优点可用于现今的设计中，来获得通用的逻辑门，其方程的恒等由两个程序变量的值来决定。




图2 方程(3)的电路实现

## 二 程序控制逻辑门的组合

我们的目的设计一个逻辑门，它可以根据控制对象的需要来实现  $OR$ 、 $NOR$ 、 $AND$ 、 $NAND$ 、 $XOR$ 、以及  $XNOR$  的逻辑功能。为了说明问题，我们假设四个变量，它们可任意组合，这四个变量是两个独立变量  $A$  和  $B$ ，控制变量  $C$  和  $D$ 。组合方法是以据变量  $A$ 、 $B$  的任一组合产生最小项集合，由控制变量  $C$ ，将最小项集合分解为两个独立的子集。最后，将子集用简单的分析，组合得到中间逻辑函数，最终的实现要依据这个逻辑函数。

我们首先考虑独立变量  $A$  和  $B$  的最小项集合  $m(m_0, m_1, m_2, m_3)$ ，这里  $m_0 = \overline{A}\overline{B}$ 、 $m_1 = \overline{A}B$ 、 $m_2 = A\overline{B}$ 、 $m_3 = AB$ 。分析这些变量，我们得到：

$$(A = B) : (m_1, m_3) \quad (4.1)$$

$$(A \neq B) : (m_0, m_2) \quad (4.2)$$

定义控制变量  $C$ ，将上述最小项集合分解为独立的集合。

$$(A \neq C) : (m_0, m_1) \quad c = "1" \quad (4.3)$$

$$(m_2, m_3) \quad c = "0" \quad (4.4)$$

式(4.2)、(4.3)和(4.4)中的最小项集和  $S$  是：

$$S = (A \oplus B) + (A \oplus C) \quad (5.1)$$

由此可得到：

$$(m_0, m_1, m_2) \quad C = "1" \quad (5.2)$$

$$(m_1, m_2, m_3) \quad C = "0" \quad (5.3)$$

这些集合代表函数

$$\overline{A} + \overline{B} = \overline{A}\overline{B} + \overline{A}B + A\overline{B} \quad C = "1" \quad (6.1)$$

$$A + B = \overline{A}\overline{B} + A\overline{B} + AB \quad C = "0" \quad (6.2)$$

定义第二个控制变量  $D$ ，分析  $S$  与  $D$  得：

$$F = S\overline{D} + \overline{S}D \quad (7.1)$$

$$F = S \quad D = "0" \quad (7.2)$$

$$F = \overline{S} \quad D = "1" \quad (7.3)$$

综合变量  $A$ 、 $B$ 、 $C$ 、 $D$ ，我们有：

$$F(A, B, C, D) = ((A \oplus B) + (A \oplus C)) \oplus D \quad (8.1)$$

$$\begin{aligned}
\text{由于 } F(A, B, C, D) &= ((A \oplus B) + (A \oplus C)) \oplus D \\
&= \overline{((A \oplus B) + (A \oplus C))} \cdot D + ((A \oplus B) + (A \oplus C)) \cdot \overline{D} \\
&= \overline{((A \oplus B) + (A \oplus C) + \overline{D})} \cdot \overline{((A \oplus B) + (A \oplus C) + D)} \\
&= \overline{((A \oplus B) + (A \oplus C) + \overline{D})} + \overline{((A \oplus B) + (A \oplus C) + D)} \\
&= \overline{((A \oplus B) + (A \oplus C))} \cdot D + ((A \oplus B) + (A \oplus C)) \cdot \overline{D}
\end{aligned}$$

又因  $\overline{A \oplus B} = AB + \overline{A} \overline{B} = A \ominus B$

$$\begin{aligned}
\text{所以 } F(A, B, C, D) &= ((A \oplus B) + (A \oplus C) + D) \\
&= ((A \ominus B) \cdot (A \ominus C)) \ominus D \quad (8.2)
\end{aligned}$$

这里符号  $\ominus$  代表 *XNOR* 功能, 根据(3.2)可容易地画出逻辑电路见图 3。




图 3 程序控制门的逻辑图




图 4 基本逻辑门

另外, 分析图 3 可知道, 如果指定  $C = A$  或  $C = B$ , 则直接产生  $A$  和  $B$  的 *XOR* ( $D = 0$ ) 和 *XNOR* ( $D = 1$ ) 的逻辑功能。

### 三 电路设计

程序控制门的电路实现是以基本的逻辑门为基础的见图 4。这样的电路广泛地应用在一些复杂的数字电路中, 晶体管  $m_1 - m_3$  是  $n$  沟道金属氧化半导体管。假定逻辑“1”  $> V_T$  (*Nmos* 门电压), 其操作为, 如果  $A = 1, B = 0$ ; 则  $V_{GS1} > V_T$ ,  $m_1$  导通, 使输出为“0”, 同样, 如果  $A = 0, B = 1$ ; 输出也为“0”,  $m_2$  导通。

反之, 如果  $A = B$ , 则  $V_{GS1} = V_{GS2} < V_T$ ,  $m_1, m_2$  都截止, 晶体管  $m_3$  的作用象箱位寄存器一样, 在  $m_1, m_2$  截止时, 使输出为“1”。

程序控制逻辑门的完整电路是以据方程(8.2)和基本逻辑门而设计出来的见图 5。方程(8.2)的 *AND* 功能的实现由  $m_1, m_2$  和  $m_4, m_5$  门之间的  $m_3$  来完成, 所以, 基本的程序控制门由两级逻辑来实现, 因此, 它的传送延迟时间是基本逻辑门的两倍。然而, 由于串行联接的方法减少了电路的噪音, 使输入, 输出标准化。图 5 的电路中增加了反相器。表 1 列出该电路的不同程序组合

表1 程序控制逻辑门函数产生

C	D	F
0	0	$A+B$
0	1	$A+B$
1	0	$\overline{AB}$
1	1	$AB$
$A(B)$	0	$A\oplus B$
$A(B)$	1	$A\ominus B$

图6 给出OR/NOR/NAND/AND的程序时序。




图6 OR/NOR/NAND/AND 程序时序图 水平标度2MS/div




图5 具有输入,输出缓冲器 反相器的程序控制逻辑门电路图




图8 两个程序控制门实现的逻辑运算电路

#### 四 动态程序控制逻辑门的应用

在数字电路的设计中,程序控制门的直接应用是将程序控制端点C和D联接到 $V_{DD}$  (“1”)或接地 (“0”),这样一来,就静态的定义了门的逻辑关系。在复杂电路设计中,程序控制逻辑门的应用可以考虑输入变量A、B、 $C_i$ 全部情况以及S和 $C_o$ , S和 $C_o$ 分析如下:

$$S = A\ominus B \quad C_i = "1" \quad (9, 1)$$

$$S = A\oplus B \quad C_i = "0" \quad (9, 2)$$

$$C_o = A+B \quad C_i = "1" \quad (9, 3)$$

$$C_o = A \cdot B \quad C_i = "0" \quad (9, 4)$$

这里 $C_i$ 用作控制变量,表1的运算可由两个程序控制逻辑门来实现。见图8

程序控制门是可动态编程的,即变量A、B、C、D变量可得到不同的时序,该门的利用将对数字电路的设计工作带来很大方便。

#### 参 考 文 献

- [1] W.S.Jevens; Mem.Manchester Lit.phil.Soc.,1871,5,119—130.
- [2] F.M.Brown; IEEE Trans.on Computers,1974,C—23,Dec.,1228.