В ответ на ограничение аппаратных затрат высокоразрешающей космической CMOS-камеры для малых спутников и нехватку ресурсов хранения данных предложено решение реализации алгоритма сжатия изображений JPEG-LS на основе программируемой логической матрицы в поле (FPGA). С помощью параллельного группового режима на одном FPGA построена многопроцессорная система сжатия изображений в реальном времени. FPGA принимает многоканальные высокоскоростные данные изображений с CMOS-датчика, реализует алгоритм сжатия JPEG-LS с 11-уровневым конвейером, вычисляет параметры кодирования и оптимизирует структуру обновления контекста для сокращения критического пути. В итоге многоканальные высокоскоростные данные изображений CMOS-датчика сжимаются параллельно на нескольких ядрах JPEG-LS. Экспериментальные результаты показывают, что улучшенное ядро JPEG-LS функционирует с максимальной частотой 46 МГц, при параметре сжатия near равном 1 система достигает почти безпотерьного сжатия с коэффициентом сжатия более 4, а пиковое отношение сигнал/шум декодированного изображения составляет около 50 дБ, что в целом удовлетворяет требования к скорости и качеству сжатия дистанционно-сенсорных изображений. Данная работа служит справкой при проектировании высокоразрешающей космической CMOS-камеры с функцией сжатия изображений.

сжатие изображений;CMOS-датчик;программируемая логическая матрица;конвейерный дизайн;многопроцессорное сжатие изображений