Ante las limitaciones de costo de hardware de cámaras espaciales CMOS de alta resolución para pequeños satélites y los limitados recursos de almacenamiento de datos, este artículo propone una solución de implementación completamente en pipeline del algoritmo de compresión de imágenes JPEG-LS basada en FPGA (matriz de puertas lógicas programables en campo). Mediante un modo de agrupamiento paralelo, se construyó un sistema de compresión de imágenes en tiempo real multinúcleo sobre un solo FPGA. Primero, se utiliza el FPGA para recibir datos de imagen multi-canales de alta velocidad del detector CMOS; segundo, se implementa el algoritmo de compresión JPEG-LS con una tubería de once etapas, optimizando la estructura de cálculo de parámetros de codificación y la actualización del contexto para acortar el camino crítico; finalmente, varios núcleos JPEG-LS comprimen en paralelo los datos de imágenes multi-canales de alta velocidad del detector CMOS agrupados. Los resultados experimentales muestran que la frecuencia máxima de operación del núcleo JPEG-LS mejorado es de 46 MHz; con el parámetro near igual a 1, la tasa de compresión casi sin pérdida es mayor a 4, y la relación señal a ruido pico de la imagen descomprimida es de aproximadamente 50 dB. Se cumplen básicamente las demandas de velocidad y calidad para la compresión de imágenes de teledetección, sirviendo como referencia para el diseño de cámaras espaciales CMOS de alta resolución con función de compresión de imagen.

Algoritmo de compresión JPEG-LS;Detector CMOS;Matriz de puertas lógicas programables en campo (FPGA);Diseño pipeline;Sistema de imagen comprimida multinúcleo