En respuesta a las necesidades de detección de gran campo visual de los grandes telescopios ópticos terrestres, se personalizó un sensor de imagen sCMOS retroiluminado de 16,8 millones de píxeles y se diseñó el circuito de imagen de la cámara. Se investigaron el diseño de hardware, el diseño de módulos funcionales, el diseño del flujo de datos, la síntesis de alto rango dinámico, el registro de información de tiempo de exposición y el diseño de funcionamiento sincronizado del circuito de imagen. El circuito de imagen seleccionó un chip FPGA como procesador central y adoptó un diseño modular y de alta integración. La caché de datos utilizó 4 chips DDR paralelos con una velocidad máxima de lectura y escritura de 102.4 Gb/s. Mediante un transceptor de alta velocidad GTX, se diseñó una interfaz personalizada de comunicación óptica con una velocidad de 5 Gb/s para realizar el control de la cámara y la transmisión de imágenes. El flujo de datos interno del FPGA utiliza el protocolo de bus AXI-Full, logrando un alto rendimiento, alto ancho de banda y una arquitectura de interconexión flexible. Se diseñó una función de síntesis de imágenes dinámicas de alto rango dentro del chip FPGA, generando en tiempo real imágenes sintetizadas de gran profundidad de bits. Mediante la recepción de información de tiempo y actitud y su subdivisión, se registró la información del momento de exposición de la imagen con una resolución temporal de 1 μs. Tras las pruebas, el sistema logró una imagen de resolución completa de 16.8 millones a 4 frames/s. A través de la síntesis dinámica de imágenes, el rango dinámico aumentó a 95.52 dB, satisfaciendo los requisitos del sistema del detector.

Cámara de gran área; síntesis de alto rango dinámico; información de momento de exposición; comunicación óptica