Con el desarrollo de la tecnología de detectores de ensamblaje de gran superficie, es crucial garantizar que la terminal de procesamiento de datos pueda recibir datos de imágenes a gran escala y alta resolución de manera rápida y sin errores. El sistema de recepción de datos de la terminal consta de un dispositivo hardware con dos interfaces de fibra óptica, ocho puertos seriales y una interfaz PCIe, junto con los controladores del sistema nacional correspondientes. El dispositivo hardware utiliza un chip FPGA como unidad central de procesamiento. Este artículo detalla el diseño de la estructura de hardware del sistema de recepción de datos de la terminal y varias tecnologías clave, incluyendo la recepción de datos por fibra óptica, la verificación de datos y el diseño del esquema de caché, el diseño del controlador para controlar la transmisión y recepción de datos a través de los puertos seriales, la adopción de la tecnología de acceso directo a memoria dispersa/agrupada (Scatter-Gather Direct Memory Access, SG-DMA) para optimizar la capacidad de comunicación de grandes volúmenes de datos entre el dispositivo hardware y la computadora, y el diseño del controlador del sistema nacional. Los resultados experimentales muestran que la tasa de recepción de datos del dispositivo puede alcanzar los 2,26 GB/s, con operación continua durante largos períodos sin errores, y un tiempo de respuesta mínimo del controlador de 111 μs. Este sistema de recepción de datos de la terminal muestra un rendimiento excelente en términos de estabilidad, velocidad de transmisión y latencia, demostrando un rendimiento sobresaliente y un amplio potencial de aplicación.

adquisición de imágenes; comunicación por fibra óptica; controlador de dispositivos; PCIe; SG-DMA