Para abordar las limitaciones de costo de hardware de cámaras CMOS espaciales de alta resolución para pequeños satélites y las restricciones en los recursos de almacenamiento de datos, se propuso una solución de implementación del algoritmo de compresión de imágenes JPEG-LS basada en FPGA (Field Programmable Gate Array). Mediante un modo de agrupamiento paralelo, se construyó un sistema de imagen compresiva en tiempo real multinúcleo en un solo FPGA. El FPGA recibe datos de imagen de alta velocidad multicanal del detector CMOS, implementa el algoritmo de compresión JPEG-LS con una tubería de nivel once, calcula sus parámetros de codificación y optimiza la actualización de contexto para acortar la ruta crítica. Finalmente, los datos de imagen multicanal de alta velocidad del detector CMOS se comprimen en paralelo mediante varios núcleos JPEG-LS. Los resultados experimentales muestran que el núcleo JPEG-LS mejorado opera a una frecuencia máxima de 46 MHz; con el parámetro near en 1, el sistema es casi sin pérdida con una tasa de compresión mayor a 4, y la relación señal a ruido pico de las imágenes descomprimidas es de aproximadamente 50 dB, cumpliendo básicamente con las demandas de velocidad y calidad de compresión de imágenes de teledetección. Este artículo proporciona una referencia para el diseño de cámaras CMOS espaciales de alta resolución con función de compresión de imágenes.

compresión de imágenes; detector CMOS; FPGA; diseño pipeline; imagen compresiva multinúcleo